当前位置: 首页 > 汇编 > 正文

汇编学习(十六)X86汇编学习 (3) 32位保护模式杂谈

杂谈,就是什么都有!!

—瑞子

Netburst

Netburst微处理器架构为英特尔的X86微处理器架构,P6微处理器制程的后继者。第一个使用这架构的是Willamette核心,于2000年推出。Willamette是第一代Pentium 4所用的核心,而全部的Pentium 4都是使用Netburst。2001年推出的Foster〔Xeon核心〕亦是使用本架构,同时基于Pentium 4的Celeron、Celeron D,以及双核心的Pentium D、Pentium Extreme Edition都是使用本架构。部份群组将Netburst称作Intel P7或Intel 80786,但都不是官方名称。

 

流水线:

cpu流水线技术是一种将指令分解为多步,并让不同指令的各步操作重叠,从而实现几条指令并行处理,以加速程序运行过程的技术。指令的每步有各自独立的电路来处理,每完成一步,就进到下一步,而前一步则处理后续指令。

采用流水线技术后,并没有加速单条指令的执行,每条指令的操作步骤一个也不能少,只是多条指令的不同操作步骤同时执行,因而从总体上看加快了指令流速度,缩短了程序执行时间。

为了进一步满足普通流水线设计所不能适应的更高时钟频率的要求,高档位处理器中的流水线的深度(级数)在逐代增多。当流水线深度在5~6级以上时,通常称为超流水线结构(Super Pipeline)。显然,流水线级数越多,每级所花的时间越短,时钟周期就可以设计的越短,指令速度越快,指令平均执行时间也就越短。
流水线技术是通过增加计算机硬件来实现的。它要求各功能段能互相独立地工作,这就要增加硬件,相应地也加大了控制的复杂性。如果没有互相独立的操作部件,很可能会发生各种冲突。例如要能预取指令,就需增加指令的硬件电路,并把取来的指令存放到指令队列缓冲器中,使微处理器能同时进行取指令和分析、执行指令的操作。
      奔腾4处理器采用了31级超深流水线技术。

高速缓冲存储器(Cache)

高速缓冲存储器(Cache)其原始意义是指存取速度比一般随机存取记忆体(RAM)来得快的一种RAM,一般而言它不像系统主记忆体那样使用DRAM技术,而使用昂贵但较快速的SRAM技术,也有快取记忆体的名称。
高速缓冲存储器是存在于主存与CPU之间的一级存储器, 由静态存储芯片(SRAM)组成,容量比较小但速度比主存高得多, 接近于CPU的速度。在计算机存储系统的层次结构中,是介于中央处理器和主存储器之间的高速小容量存储器。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。
高速缓冲存储器最重要的技术指标是它的命中率

乱序执行

乱序执行(out-of-order execution)是指CPU采用了允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。比方Core乱序执行引擎说程序某一段有7条指令,此时CPU将根据各单元电路的空闲状态和各指令能否提前执行的具体情况分析后,将能提前执行的指令立即发送给相应电路执行。

寄存器重命名:

http://blog.csdn.net/edonlii/article/details/8771023

本文固定链接: http://zmrlinux.com/2016/06/11/%e6%b1%87%e7%bc%96%e5%ad%a6%e4%b9%a0%ef%bc%88%e5%8d%81%e5%85%ad%ef%bc%89x86%e6%b1%87%e7%bc%96%e5%ad%a6%e4%b9%a0-3-32%e4%bd%8d%e4%bf%9d%e6%8a%a4%e6%a8%a1%e5%bc%8f%e6%9d%82%e8%b0%88/ | Kernel & Me

该日志由 root 于2016年06月11日发表在 汇编 分类下, 你可以发表评论,并在保留原文地址及作者的情况下引用到你的网站或博客。
原创文章转载请注明: 汇编学习(十六)X86汇编学习 (3) 32位保护模式杂谈 | Kernel & Me